test.nkc-wiki.de - Benutzerbeiträge [de]

TANG-NANO

2025-10-25T15:47:41Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/68K_SOC/68K_SOC.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/Z80_SOC/Z80_SOC.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang (kompatibel zu HDMI Version 1.4a)
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann als Bus-Slave betrieben werden (mit einer externen CPU) als z.B. GDP64HS oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
Datei:Place.png|mini|Place algorithm options - nur für Z80 SOC notwendig
Datei:Route.png|mini|Route algorithm options - nur für Z80 SOC notwendig
[[Datei:Dual Purpose.png|mini]]
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

Datei:Gowin Dual Purpose Pins Settings.png

2025-08-21T18:51:27Z

Andi: Andi lud eine neue Version von Datei:Gowin Dual Purpose Pins Settings.png hoch

Gowin Dual Purpose Pins Settings

TANG-NANO

2025-08-17T18:07:22Z

Andi: /* Benötigte Software: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/68K_SOC/68K_SOC.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/Z80_SOC/Z80_SOC.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann als Bus-Slave betrieben werden (mit einer externen CPU) als z.B. GDP64HS oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
Datei:Place.png|mini|Place algorithm options - nur für Z80 SOC notwendig
Datei:Route.png|mini|Route algorithm options - nur für Z80 SOC notwendig
[[Datei:Dual Purpose.png|mini]]
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

Datei:Dual Purpose.png

2025-08-17T18:00:40Z

Andi:

Dual-Purpose Pin

TANG-NANO

2025-08-17T17:55:54Z

Andi: /* Benötigte Software: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/68K_SOC/68K_SOC.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/Z80_SOC/Z80_SOC.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann als Bus-Slave betrieben werden (mit einer externen CPU) als z.B. GDP64HS oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
Datei:Place.png|mini|Place algorithm options - nur für Z80 SOC notwendig
Datei:Route.png|mini|Route algorithm options - nur für Z80 SOC notwendig
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-17T17:54:34Z

Andi: /* Benötigte Software: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/68K_SOC/68K_SOC.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/Z80_SOC/Z80_SOC.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann als Bus-Slave betrieben werden (mit einer externen CPU) als z.B. GDP64HS oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
Datei:Place.png|mini|Place algorithm options
Datei:Route.png|mini|Route algorithm options
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

Datei:Route.png

2025-08-17T17:52:42Z

Andi:

Route algorithm options

Datei:Place.png

2025-08-17T17:51:37Z

Andi:

Place algorithm options

TANG-NANO

2025-08-14T21:51:53Z

Andi: /* Sourcecode: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/68K_SOC/68K_SOC.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/Z80_SOC/Z80_SOC.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann als Bus-Slave betrieben werden (mit einer externen CPU) als z.B. GDP64HS oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-14T11:56:33Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann als Bus-Slave betrieben werden (mit einer externen CPU) als z.B. GDP64HS oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:48:12Z

Andi: /* Programmierung: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
Zum programmieren des Tang-Nano-20k muss der Programmer gestartet werden. Wenn dieser aus der Gowin FPGA Designer Software gestartet wird ist das richtige FPGA-File schon vorausgewählt. Um ein FPGA-File permanent auf dem Tang-Nano-20k zu speichern (im Flash) muss als Operation "exFlash Erase,Programm thru GAO-Bridge" ausgewählt werden - siehe Bilder unten.
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:43:49Z

Andi: /* Benötigte Software: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (übersetzt) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:42:51Z

Andi: /* Benötigte Software: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur Programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:42:31Z

Andi: /* Übersetzen des Sourcecodes: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zur Programmierung des Tang-Nano-20k Boards kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:41:38Z

Andi: /* Übersetzen des Sourcecodes: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zum programmieren des Tang-Nano-20k Board kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|FPGA File (Bitstream) erzeugen
</gallery>

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:41:10Z

Andi:

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Übersetzen des Sourcecodes:===
Ein FPGA-file zum programmieren des Tang-Nano-20k Board kann mittels click auf "Run All" Button erzeugt werden.
<gallery>
Datei:Run all.png|mini
</gallery>
===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

Datei:Run all.png

2025-08-13T17:40:29Z

Andi:

FPGA File (Bitstream) erzeugen

TANG-NANO

2025-08-13T17:31:31Z

Andi: /* Programmierung: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

[[Datei:Programmierung1.png|mini]]
===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung1.png|Programmierung
</gallery>

Datei:Programmierung1.png

2025-08-13T17:31:12Z

Andi:

Programmierung des Tang-Nano-20k

TANG-NANO

2025-08-13T17:28:00Z

Andi: /* Benötigte Software: */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, [https://cdn.gowinsemi.com.cn/Gowin_V1.9.11.03_Education_x64_win.zip Gowin V1.9.11.03 Education (Windows x64)])
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, [https://www.gowinsemi.com/upload/database_doc/3189/document/681236c9a776c.zip GOWIN Programmer V1.9.11.02 (Windows)])

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:23:25Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2 oder GP2019
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:21:57Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROMS:
- Flomon 4.2
- Zeat
- Basic
- Gosi
- Grundprogramm
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
ROM: GP7.10R5
Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:12:02Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus

Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch Doppelclick auf das oberste file in der Hierarchy-Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T17:10:52Z

Andi:

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus

Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit. Wenn der Gowin Workspace im GOWIN FPGA Designer geöffnet ist dann kann die Toplevel-Unit einfach durch doppelclick auf das oberste file in der Hierarchy -Ansicht geöffnet werden.
<gallery>
Datei:Hierarchy.png|Z80-SOC Hierarchie und Toplevel
</gallery>

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

Datei:Hierarchy.png

2025-08-13T17:09:14Z

Andi:

Hierarchie des Z80 SOC

TANG-NANO

2025-08-13T16:58:59Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus

Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T16:58:31Z

Andi: /* Emulierte Karten (Stand 08.2025): */

'''Beschreibung'''
<gallery>
Datei:Tang-Nano Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.
Das interessante daran ist dass es einen (relativ großen) FPGA (~20k LUT) mit einem SD-RAM mit 64MBit (8 MByte) kombiniert. Dadurch ist man in der Lage komplette Systeme (CPU, Peripherals + Speicher) darin unter zu bringen.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)
* Komplettes Z80 System on chip (SOC) mit 8MHz Z80 CPU, 1MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus
* Komplettes 68k System on chip (SOC) mit 10MHz 68000 CPU (16-bit), 2MB RAM, Peripherals lt. Liste oben, ext. I/O-Bus

Das Tang-Nano-20k kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
Diese Switches befinden sich in der jeweiligen Toplevel-Unit

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_gowin_top.vhd#L123 Switches für 68k SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/vhdl/rtl/nkc_z80_top.vhd#L123 Switches für Z80 SOC]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für GDP-FPGA (Bus-Slave)]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei der GDP-FPGA]

[https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung bei Z80 UND 68k SOC]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-13T08:02:15Z

Andi:

TANG-NANO

2025-08-13T08:01:45Z

Andi:

TANG-NANO

2025-08-13T07:59:19Z

Andi:

TANG-NANO

2025-08-13T07:58:38Z

Andi:

TANG-NANO

2025-08-13T07:54:14Z

Andi: /* Emulierte Karten (Stand 08.2025): */

TANG-NANO

2025-08-13T07:49:40Z

Andi:

TANG-NANO

2025-08-13T07:49:14Z

Andi:

'''Beschreibung'''
<gallery>
Datei:Tang-Nano-20k Basisplatine.jpg|Tang-Nano Basisplatine
Datei:20250809 183311.jpg|Tang-Nano Basisplatine mit eingesetztem FPGA-Board
</gallery>

Beim Tang-Nano-20k handelt es sich um ein preisgünstiges, jedoch leistungsfähiges FPGA-Board mit welchem aktuell einige verschiedene Karten emuliert werden können.

Für nähere Informationen zum Tang-Nano-20k Board siehe: https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html

'''Schaltplan:''' [https://github.com/avg67/nkc/blob/main/KiCad/GDP_FPGA_III/gdp.pdf Schaltplan]

===FPGA-Files:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k fertige FPGA-Files für Tang-Nano auf Github]

===Sourcecode:===
* [https://github.com/avg67/nkc/tree/main/tang_nano_20k/VHDL_GDP GDP-FPGA Source auf Github]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj GDP64-FPGA (Bus-Slave) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn/GDP64HS_FPGA/GDP64HS_FPGA.gprj 68k-SOC (Bus-Master) Gowin Workspace]
* [https://github.com/avg67/nkc/blob/main/tang_nano_20k/NKC_68k16_Z80/VHDL/GDP936X/syn_z80/GDP64HS_FPGA/GDP64HS_FPGA.gprj Z80-SOC (Bus-Master) Gowin Workspace]

===Emulierte Karten (Stand 08.2025):===
* GDP64HS-FPGA inkl. Farberweiterung mit 256 Farben mit HDMI-Ausgang
* PS/2 Key
* PS/2 Mouse
* Sound
* SD-Card (SPI, SDIO)
* Ser
* Timer (interruptfähig)

Das Tang-Nano kann dabei als Bus-Slave betrieben werden (mit einer externen CPU) oder auch als komplettes "System on Chip" (Bus-Master) mit Z80 oder 68000 CPU und internen RAM.

Dabei können über compile-time Switches die im FPGA-File enthaltenen Peripherals ein/ausgeschaltet werden (true = enthalten).
[https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_gowin_top.vhd#L128 Switches für Peripherals]

Die Farberweiterung der GDP64HS-FPGA kann ebenfalls mittels Switch (im globalen Package) abgeschaltet werden. Dann verhält sie sich zu 100% wie eine GDP64HS [https://github.com/avg67/nkc/blob/main/tang_nano_20k/VHDL_GDP/GDP936X/vhdl/rtl/gdp_global-p.vhd#L22 Switch zum abschalten der Farberweiterung]

===Benötigte Software:===
* '''Gowin Education''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)
Damit kann der VHDL-Source synthetisiert (compiliert) werden und ein FPGA file zur programmierung des Tang-Nano erzeugt werden.

Folgende Settings in der Gowin Software müssen vorher noch umgestellt werden (Project - Configuration):
<gallery>
Datei:Gowin Dual Purpose Pins Settings.png|Gowin Dual Purpose Pins Settings
Datei:Gowin Synthesis Settings.png|Gowin Synthesis Settings
</gallery>
oder alternativ, wenn nur ein fertiges FPGA-File programmiert werden soll:
* '''GOWIN Programmer''' (ab Version V1.9.10.03, Download Link siehe Gowin Wiki oben)

===Programmierung:===
<gallery>
Datei:Device configuration.png|Device configuration
Datei:Programmierung.png|Programmierung
</gallery>

TANG-NANO

2025-08-10T18:23:03Z

Andi: /* Sourcecode: */

TANG-NANO

2025-08-10T18:13:44Z

Andi: /* Sourcecode: */

TANG-NANO

2025-08-10T17:54:07Z

Andi: /* Emulierte Karten (Stand 08.2025): */

Hauptseite

2025-08-10T17:52:44Z

Andi: /* sonstige */

Hauptseite

2025-08-10T17:50:32Z

Andi: /* sonstige */

TANG-NANO

2025-08-10T17:36:38Z

Andi: /* Emulierte Karten (Stand 08.2025): */

TANG-NANO

2025-08-09T18:01:53Z

Andi: /* Emulierte Karten (Stand 08.2025): */

TANG-NANO

2025-08-09T18:00:00Z

Andi: /* Benötigte Software: */

TANG-NANO

2025-08-09T17:56:39Z

Andi: /* Emulierte Karten (Stand 08.2025): */

TANG-NANO

2025-08-09T17:56:05Z

Andi: /* Emulierte Karten (Stand 08.2025): */

TANG-NANO

2025-08-09T17:50:40Z

Andi: /* FPGA-Files: */

TANG-NANO

2025-08-09T17:50:15Z

Andi: /* Sourcecode: */

TANG-NANO

2025-08-09T17:49:53Z

Andi:

TANG-NANO

2025-08-09T17:45:55Z

Andi:

TANG-NANO

2025-08-09T17:43:06Z

Andi: /* Benötigte Software: */

TANG-NANO

2025-08-09T17:42:27Z

Andi: