BANKBOOT2

Die BANKBOOT2 hat grundsätzlich die gleiche Funktion, wie deren Vorgänger die BANKBOOT.

(Die Pflaster kann grunds. jeder nach eigenen Vorstellungen gestalten.)

Veränderungen gegenüber BANKBOOT

Es wurden folgende Veränderungen eingebracht:

Die Adressleitungen A16..A19 werden direkt an einer 7-Segmentanzeige dargestellt. Dabei ist der Decoder V40511 vorgesehen, der wohl der einzige ist, der tatsächlich auch A..F richtig darstellt. Ein neuerer Äquivalenttyp geht auch, zeigt aber nicht die Buchstaben.
Der Port der BANKBOOT zum Einstellen der Bank kann jetzt vom System rückgelesen werden. Diese Funktion benutzt das GP2018v4 für die Anzeige der eingestellten Bank auf dem Bildschirm.
Die BANKBOOT generiert das Signal banken welches nach einem RESET die RAM-Speicher der Adressen 0000..7FFFh ausblendet. Darüber hinaus hat die BANKBOOT2 ein Eingangssignal MEMDI2 (MemoryDisable) welches auch die Speicher der BANKBOOT selbst ausblendet. Dieses Signal kann verwendet werden, wenn eine weitere Baugruppe Speicherbereiche vorrangig vor der BANKBOOT haben soll. So kann z.B. ein Bildwiderholspeicher einer Grafikkarte auf den gleichen Adressen liegen, die schon von einem EPROM der BANKBOOT benutzt werden.
Mit JP5 kann das Signal MEMDI2 auf die letzte freie Busleitung gelegt werden. Wer diese Busleitung anderweitig verwendet, kann das Signal frei verdrahten.
Die BANKBOOT2 wurde etwas schmaler ausgeführt, so dass diese nicht mehr seitlich über die Buplatine hinaus ragt.

Stück	ID	Bezeichnung	Bemerkung
4	IC1, IC2, IC3, IC4	27C64 (EPROM) 28C64 (EEPROM) 6264 (sRAM)	je nach Anwendung
2	IC5, IC12	74LS245
1	IC6	74LS273
2	IC7, IC8	74LS85
1	IC9	74LS06
1	IC10	74LS138
2	D1, D2
1	IC11	74LS32
1	IC12	U40511	7-Segm-Decoder 0..F
8	R	3k3
7	R	330
1	R1	1k0
1	RN	6x 3k3
10	C	100nF
1	C3	100µF/16V
1	LED
1		SC52-11	gem. Katode
1	JP1, JP2	Stiftleiste 2x3, gerade
1	JP3	Stiftleiste 2x4, gerade
2	JP4, JP5	Stiftleiste 1x3, gerade
1		Stiftleiste 1x50, gewinkelt